



**【特許請求の範囲】****【請求項 1】**

画素数の異なる固体撮像素子を搭載する各種の電子スコープと、  
この各種の電子スコープを着脱自在に接続し、映像信号につき表示器へ出力するための  
信号処理を施すプロセッサ装置と、を備え、

上記プロセッサ装置に、上記固体撮像素子を駆動するためのスコープ側垂直同期信号と  
プロセッサ側垂直同期信号との比較により、上記電子スコープの出力映像信号のフレーム  
レートを検出するフレームレート検出回路と、このフレームレート検出回路の出力に基づ  
き、各種電子スコープの動画性能を維持できるフレームレートで映像信号を出力する画像  
出力回路と、を設けた電子内視鏡装置。

10

**【請求項 2】**

上記プロセッサ装置で表示処理される最大画素数よりも大きい画素数の固体撮像素子を  
搭載し、かつ出力画像のフレームレートが上記プロセッサ側最大画素数の画像のフレーム  
レートよりも高くなる電子スコープを設け、

この電子スコープ内には、上記固体撮像素子から出力された映像信号の画素数を上記プ  
ロセッサ側最大画素数の映像信号へダウンコンバートするスコープ側解像度変換回路を設  
けたことを特徴とする上記請求項 1 記載の電子内視鏡装置。

**【請求項 3】**

T V 系固体撮像素子を搭載する T V 系電子内視鏡と非 T V 系固体撮像素子を搭載する非  
T V 系電子スコープとを設け、

20

上記プロセッサ装置内に、上記 T V 系電子内視鏡が接続された場合は非 T V 用画素数へ  
の変換をし、上記非 T V 系電子スコープが接続された場合は T V 用画素数への変換をする  
解像度変換回路を設け、

上記画像出力回路は、非 T V 用表示器のフレームレートで映像信号を出力することを特  
徴とする上記請求項 1 又は 2 記載の電子内視鏡装置。

**【請求項 4】**

上記フレームレート検出回路は、上記電子スコープで用いられるスコープ側クロック信  
号とプロセッサ側クロック信号との比較及び上記スコープ側垂直同期信号とプロセッサ側  
垂直同期信号との比較により、接続された電子内視鏡の固体撮像素子の画素数を判定す  
ることを特徴とする上記請求項 3 記載の電子内視鏡装置。

30

**【発明の詳細な説明】****【技術分野】****【0001】**

本発明は電子内視鏡装置、特に画素数の異なる〔特に垂直走査線数が T V (テレビ) 出  
力より大きな〕固体撮像素子を搭載した各種の電子スコープをプロセッサ装置へ接続す  
ると共に、撮像された被観察体映像を非 T V 用モニタや T V 用モニタに表示することができ  
る電子内視鏡装置の構成に関する。

**【背景技術】****【0002】**

電子内視鏡装置は、C C D (Charge Coupled Device) 等の固体撮像素子を電子スコー  
プ (電子内視鏡) の先端部に搭載し、この C C D では光源装置からの光の照明に基づいて  
被観察体を撮像する。このような C C D で得られた撮像信号をプロセッサ装置へ出力し、  
プロセッサ装置で各種の映像処理を施すことにより、被観察体の映像をモニタ (表示器)  
へ表示したり、静止画等を記録装置へ記録したりすることができる。

40

**【0003】**

この種の電子内視鏡装置では、T V 用モニタの表示画素数 (解像度: 特に垂直走査線数  
) よりも大きい画素数の C C D を搭載し、この高画素数の C C D で撮像された被観察体映  
像 (動画及び静止画) を T V 用モニタだけでなく、P C (パソコン) 用モニタにも表示で  
きるようにすることが行われる。

**【0004】**

50

図8には、異なる画素数のCCDで得られた映像をPC用モニタとTV用モニタへ表示する場合の処理が示されている。図8(A)に示されるように、TV系(テレビ表示解像度に適合する)のCCD(例えば41万画素)1aを用いる場合は、このCCD1aで得られた画像の画素数をフレームメモリが内蔵された解像度変換回路2aで増加させ、この画素数を増加した映像信号をPC用モニタへ出力すると共に、TV用モニタへは上記CCD1aからの出力信号を解像度変換せずにそのまま出力する。また、図8(B)に示されるように、PC系(テレビ表示解像度よりも高い解像度を有する)のCCD(例えば85万画素)1bを用いる場合は、このCCD1bから出力された信号を解像度変換せずに映像信号としてPC用モニタへ出力し、TVモニタへは上記CCD1bで得られた画像の画素数をフレームメモリが内蔵された解像度変換回路2bで減少させ、この画素数を減少させた映像信号をTV用モニタへ出力する。これによれば、高画素数のCCDで得られた高解像度の内視鏡映像を観察し、利用することが可能となる。

10

【特許文献1】特開2000-287203号公報

【特許文献2】特開2002-253496号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

ところで、従来の固体撮像素子であるCCDの受光感度はそれ程高くなく、光電変換時間のある程度長く設定する必要があることから、上記の85万画素CCD1bでは、動画のフレームレートが1/20と低くなる。このため、解像度は向上するが画面上の画像の切り換えりが目立ち、動画性能が良好であるとはいえなかった。しかし、近年のIC技術の進化により表示解像度を高く保つ工夫がなされ、例えば65万画素(130万画素相当)のハニカムCCDのように、動画のフレームレートを高くするものが出現しており、このような高いフレームレートの動画は、PC用モニタ(フレームレート1/60)に表示させることが可能である。

20

【0006】

しかしながら、フレームレートの異なる動画を形成する各種の電子内視鏡をプロセッサ装置とセットで製作するのでは無駄が多く、コスト高となる。従って、異なるフレームレートの動画を形成する各種の電子内視鏡を一つのプロセッサ装置に接続して使用することができれば、使い勝手のよい装置を得ることができる。

30

【0007】

一方、近年のCCDの高画素数化のスピードは速く、例えば上記の130万画素に相当するハニカムCCD等のように、85万画素を超える高画素数のCCDが使用可能になっている。しかし、この高画素数化されたCCDを電子内視鏡に搭載する場合は、プロセッサ装置でも高画素数に対応した構成が必要となるので、従来のプロセッサ装置を用いることができない。即ち、図8の構成で考えると、解像度変換回路2a, 2b内のフレームメモリの構成が85万画素に対応しており、これ以上の画素数の画像ではデータが溢れ、高い解像度処理をすることは不可能となる。もちろん、高画素数のCCDに対応した処理をするプロセッサ装置を併せて製作すればよいが、これでは、従来機器(資産)を有効に利用することができない。

40

【0008】

本発明は上記問題点に鑑みてなされたものであり、その目的は、フレームレートの異なる各種の電子内視鏡をプロセッサ装置に接続して動画性能を高めた映像を表示することができ、使い勝手のよい電子内視鏡装置を提供することにある。

【課題を解決するための手段】

【0009】

上記目的を達成するために、請求項1に係る発明は、画素数の異なる固体撮像素子を搭載する各種の電子スコープと、この各種の電子スコープを着脱自在に接続し、映像信号につき表示器へ出力するための信号処理を施すプロセッサ装置と、を備え、上記プロセッサ装置に、上記固体撮像素子を駆動するためのスコープ側垂直同期信号とプロセッサ側垂直

50

同期信号との比較により、上記電子スコープの出力映像信号のフレームレートを検出するフレームレート検出回路と、このフレームレート検出回路の出力に基づき、各種電子スコープの動画性能を維持できるフレームレートで画像信号を出力する画像出力回路と、を設けたことを特徴とする。

請求項2に係る発明は、上記プロセッサ装置で表示処理される最大画素数よりも大きい画素数の固体撮像素子を搭載し、かつ出力画像のフレームレートが上記プロセッサ側最大画素数の画像のフレームレートよりも高くなる電子スコープを設け、この電子スコープ内には、上記固体撮像素子から出力された画像信号の画素数（固体撮像素子の実効記録画素数）を上記プロセッサ側最大画素数の画像信号へダウンコンバートするスコープ側解像度変換回路を設けたことを特徴とする。

10

#### 【0010】

請求項3に係る発明は、TV系固体撮像素子を搭載するTV（テレビ）系電子内視鏡と非TV系〔例えばPC（パソコン）系〕固体撮像素子を搭載する非TV系電子スコープとを設け、上記プロセッサ装置内に、上記TV系電子内視鏡が接続された場合は非TV用画素数への変換をし、上記非TV系電子スコープが接続された場合はTV用画素数への変換をする解像度変換回路を設け、上記画像出力回路は、非TV用表示器のフレームレートで画像信号を出力することを特徴とする。上記TV系固体撮像素子としては、例えばインターライン方式対応のCCDがあり、上記非TV系固体撮像素子としては、例えばパソコン用モニタに対応したプログレッシブ方式のCCDがある。

請求項4に係る発明は、上記フレームレート検出回路では、上記電子スコープで用いられるスコープ側クロック信号とプロセッサ側クロック信号との比較及び上記スコープ側垂直同期信号とプロセッサ側垂直同期信号との比較により、接続された電子内視鏡の固体撮像素子の画素数を判定することを特徴とする。

20

#### 【0011】

上記請求項1の構成によれば、固体撮像素子を駆動するスコープ側垂直同期信号とプロセッサ側垂直同期信号〔例えば非TV系であるPC用モニタの垂直同期信号〕を比較することにより、電子スコープから出力される映像信号のフレームレート、例えば1/20（1秒間に20フレーム表示）、1/30、1/60が検出される。そして、非TV用モニタには、フレームレート1/60で表示することができるので、フレームレートが1/20であった場合は3回、1/30であった場合は2回、1/60であった場合は1回、同じフレーム画像が重複して出力される。これにより、電子スコープ側で得られたフレームレートを低下させることなく、動画性能を高めた映像を観察することが可能となる。

30

#### 【0012】

上記請求項2又は3の構成によれば、例えば非TV系（例えばPCモニタの表示に適したものの）の85万画素（プロセッサ側画素数）CCDに対応した画像処理を行うプロセッサ装置に、130万画素相当の65万画素ハニカムCCDを搭載する新電子スコープが接続される場合を考えると、新電子スコープの解像度変換回路では、映像信号につき、130万画素CCDに対応した画素数（1280×960のSXGA）から85万画素CCDに対応した画素数（1024×768のXGA）へのダウンコンバートが行われる。この場合、85万画素CCDの映像処理では、フレームレートが1/20になるのに対し、新電子スコープでの映像処理では、速い処理速度（クロック周波数）を使用できることによりフレームレートが1/30となるので、新電子スコープを接続したときには、動画性能の高い画像を表示することができる。

40

#### 【0013】

上記請求項4の構成によれば、上記のスコープ側垂直同期信号とプロセッサ側垂直同期信号との比較に加え、スコープ側クロック信号とプロセッサ側クロック信号を比較することにより、接続の電子スコープが41万画素、27万画素等のTV系のCCDを搭載するか、17万画素の非TV系のCCD（動画性能を高める目的で製作されたもの）等を搭載するかが判定される。

#### 【発明の効果】

50

## 【 0 0 1 4 】

本発明の電子内視鏡装置によれば、垂直同期信号を利用して電子スコープ側で形成される動画のフレームレートを検出するようにしたので、フレームレートの高い電子内視鏡をプロセッサ装置に接続した場合には、その動画性能を維持した良好な映像を表示して観察することができ、使い勝手のよい電子内視鏡装置が得られる。特に、本発明の垂直同期信号に基づいた検出によれば、電子スコープから取得した識別情報によらずに、直接的にフレームレートを検出することができるという利点がある。また、固体撮像素子における画素数や駆動周波数の構成の改良に応じて、電子スコープをプロセッサ装置とセットで製作することなく、従来機器の有効利用とコストの低減を図ることが可能となる。

## 【 発明を実施するための最良の形態 】

## 【 0 0 1 5 】

図 1 乃至図 6 には、実施例に係る電子内視鏡装置の構成が示されており、この電子内視鏡装置は、図 1 に示されるように、電子スコープ（電子内視鏡）10、この電子スコープ10が着脱自在に接続可能となるプロセッサ装置11及び光源装置12から構成される。この光源装置12から出力される照明光は、電子スコープ10の先端部までライトガイドを介して供給され、先端部から被観察体へ照射される。上記電子スコープ10としては、85万画素、41万画素、27万画素、17万画素等のCCD（固体撮像素子）を搭載する各種のスコープの他に、図示の新電子スコープ10Aが設けられる。

## 【 0 0 1 6 】

この新電子スコープ10Aの先端部には、例えば65万画素八ニカムCCD（出力画素数は130万画素となる）や、通常の130万画素CCD等からなるCCD14が搭載される。このCCD14には、CCD出力信号をサンプリングするCDS（相関二重サンプリング）回路15、A/D変換器17等が接続され、このA/D変換器17の後段に、スコープ側解像度変換回路として、Y（輝度）信号とC（カラー）信号を形成出力するDSP（デジタル信号プロセッサ）18と、ラインメモリを内蔵する画像変換回路19が設けられる。このDSP18は、各種の画像処理を施すと共に画像の水平方向及び垂直方向の画素数を変換し、また画像変換回路19は、ラインメモリの書込み及び読出しの制御による画像フォーマットの変換を行うことにより、上記CCD14の画素数（例えば130万画素）をプロセッサ側最大画素数（例えば85万画素）へダウンコンバートする。

## 【 0 0 1 7 】

また、新電子スコープ10には、CCD14からの信号読出しや各回路での画像処理のために、クロック周波数、水平同期信号及び垂直同期信号等を形成するタイミングジェネレータ（TG）21、スコープ内の統括的な制御をするマイコン22、画素形成のための各種データ及びプログラムを記憶するEEPROM23等が配置される。

## 【 0 0 1 8 】

図1のプロセッサ装置11には、映像信号のレベルを変換するレベル変換回路25、Y（輝度）、C（カラー）の信号をR（赤）、G（緑）、B（青）の信号に変換する色変換回路26、この色変換回路26から出力されたインターレース信号をプログレッシブ（ノンインターレース）信号へ変換する（プログレッシブ信号は通過させる）インターレース/プログレッシブ（I/P）変換回路27、非TV用モニタ（例えばPC用モニタ）の画素数に合わせるための非TV用解像度変換回路28及びD/A変換器31が設けられる。そして、上記電子スコープ10Aのタイミングジェネレータ21の出力を入力するように、同期信号発生回路（SSG）を含むフレームレート検出回路32が設けられる。このフレームレート検出回路32や上記非TV用解像度変換回路28は、例えばFPGA（Field Programmable Gate Array）で構成される。

## 【 0 0 1 9 】

上記非TV用解像度変換回路28は、85万画素に対応するXGA（Extended Graphics Array - 1024 × 768画素）規格の1フレーム分の画像データを記憶するフレームメモリを有し、XGA用の処理を行っており、新電子スコープ10Aや85万画素CCDを搭載する電子スコープ10が接続される場合は、この解像度変換を行わないが、41万

10

20

30

40

50

画素等のTV系のCCDやその他の画素数の電子スコープ10が接続される場合は、XGA画像の1024×768の画素数に増加させる解像度変換を行う。そして、後述するように、フレームレートを合わせるための処理を実行する。

**【0020】**

また、プロセッサ装置11には、上記非TV用解像度変換回路28の出力を入力するTV用解像度変換回路35、プログレッシブ信号をインターレース信号へ変換するプログレッシブ/インターレース(P/I)変換回路36、この変換回路36から出力されたRGBの信号をアナログ信号に変換するD/A変換器37、上記プログレッシブ/インターレース変換回路36から出力されたRGB信号をY(輝度)、C(カラー)信号へ変換するエンコーダ38、D/A変換器39及びプロセッサ装置11内の回路を統括制御するマイコン41等が設けられる。

10

**【0021】**

上記TV用解像度変換回路35は、VGA(Video Graphics Array-640×480画素)規格の1フレーム分の画像データを記憶するフレームメモリを有し、画素数を減らす解像度変換を行うことにより、XGA画像をVGA画像へ変換する。即ち、TV系CCDで得られた画像は上記非TV用解像度変換回路28で増加させた画素数を減少させて元へ戻し、新電子スコープ10AのCCD14を含む非TV系CCDで得られた画像についても、画素数を減少させることになる。

**【0022】**

図2には、上記フレームレート検出回路32及び非TV用解像度変換回路28内のフレームレート処理に関する詳細な構成が示されており、フレームレート検出回路32には、スコープ側クロック信号を入力して電子スコープ10に搭載されたCCDが41万画素、27万画素、17万画素のものであるか、それ以外の85万画素、130万画素のものであるかを検出するためのクロック検出部44と、スコープ側垂直同期信号を入力して電子スコープ10で得られる画像のフレームレートを検出する垂直同期信号検出部45とが設けられる。

20

**【0023】**

また、周波数14.318MHzの基準クロック信号を発生させる発振器46、基準クロック周波数を通倍する周波数通倍器47、非TV系(PC系)85万画素CCDやTV系CCD等で得られる画像を処理するクロック周波数、水平同期信号、垂直同期信号、そして非TV用モニタへ表示するための表示系垂直同期信号等を発生する同期信号発生回路(SSG)48が設けられる。そして、上記発振器46から出力された基準クロック信号が上記クロック検出部44の参照クロック信号として用いられ、上記同期信号発生回路48から出力された表示系垂直同期信号が垂直同期信号検出部45の参照垂直同期信号として用いられる。

30

**【0024】**

一方、非TV用解像度変換回路28には、画像メモリ(フレームメモリ等)28aと、この画像メモリ28a内のデータの書込み及び読出しを制御するメモリコントローラ28bが設けられており、このメモリコントローラ28bによって、非TV用モニタのフレームレート1/60に合わせるためのデータ読出し制御が行われる。

40

**【0025】**

図3には、上記クロック検出部44内の回路構成が示されており、このクロック検出部44には、端子aからプロセッサ側基準クロック信号[図4(A)]を端子CLKに入力するFF(フリップフロップ)回路44a、端子bからスコープ側クロック信号を端子CLKに入力し、かつ上記FF回路44aのQ出力を端子Dに入力するFF回路44b、端子bからスコープ側クロック信号を端子CLKに入力し、かつ上記FF回路44bのQ出力を端子Dに入力するFF回路44c、上記FF回路44bのQ出力とFF回路44cのQ出力を入力する判定回路44dが設けられる。

**【0026】**

図5には、上記垂直同期信号検出部45内の回路構成が示されており、この垂直同期信

50

号検出部45には、端子fからプロセッサ側垂直同期信号を端子CLKに入力する3つのラッチ回路であって、端子eからスコープ側垂直同期信号を端子Dへ入力するラッチ回路45a、このラッチ回路45aのQ出力を端子Dに入力するラッチ回路45b、このラッチ回路45bのQ出力を端子Dに入力するラッチ回路45cと、これらラッチ回路45a~45cのQ出力を入力する判定回路45dが設けられる。

【0027】

実施例は以上の構成からなり、当該例では、図2のクロック検出回路44と垂直同期信号検出回路45により、接続された電子スコープ10(10A)が、65万画素ハニカムCCD14、85万画素CCD或いは動画性能を高めた17万画素CCDを搭載する非TV系(プログレッシブ方式)のスコープ(の接続)であるか、41万画素、27万画素のCCDを搭載するTV系(インターレース方式)のスコープであるかの判定を含めて、フレームレートを検出する。上記の各CCDの各周波数の概略は、次の表1のようになっている。

10

【0028】

【表1】

	850K	650K	170K	410K	270K
水平周波数(KHz)	16	32	43.2	15	15
垂直周波数(KHz)	20	30	60	30	30
クロック周波数(MHz)	20	24	13.5	14	14

20

なお、このクロック周波数はCCDのピクセルをラッチする周波数である。

【0029】

まず、図3のクロック検出回路44では、図4(A)のプロセッサ側基準クロック信号[約14MHz(表1)]がFF44aの端子CLKに入力されると、図4(B)のデータ位置信号が端子Qバー(6)から端子D(2)へ供給される。また、このFF44aの端子QはFF44bの端子Dへ接続され、このFF44bの端子QはFF44cの端子Dへ接続された状態で、スコープ側クロック信号がFF44bとFF44cの端子CLKへ供給される。従って、図4(C)の85万画素CCD用のクロック信号(約20MHz)の場合は、図4(B)の立上り時に、2回の立上りが存在するので、判定回路44dからはH(High)信号が2回出力される(判定結果を2とする)。図4(D)の65万画素ハニカムCCD用のクロック信号(約24MHz)の場合も、図4(B)の立上り時に、2回の立上りがあるので、判定回路44dからはH信号が2回出力される。図4(E)の41万、27万、17万画素CCD用のクロック信号(約14MHz)の場合は、図4(B)の立上り時に、1回の立上りがあるので、H信号が1回出力される(判定結果を1とする)

30

40

【0030】

次に、図5の垂直同期信号検出回路45では、図6(A)のプロセッサ側(表示系)垂直同期信号(60Hz)が端子fから各ラッチ回路45a~45cの端子CLKへ供給されると共に、スコープ側垂直同期信号が端子eからラッチ回路45aに出力される。なお、ラッチ回路45aの端子Qはラッチ回路45bの端子Dへ、このラッチ回路45bの端子Qはラッチ回路45cの端子Dへ接続される。従って、図6(B)の85万画素CCD用の垂直同期信号[20Hz(表1)]の場合は、判定回路45dへ3回のH(High)信号が入力される(判定結果を3とする)。図6(C)の65万画素ハニカム、41万画素、27万画素のCCD用の垂直同期信号(30Hz)の場合は、判定回路45dへ2回のH

50

(High) 信号が入力され(判定結果を2とする)、図6(D)の17万画素CCD用の垂直同期信号(20Hz)の場合は、1回のH信号が入力される(判定結果を1とする)。

【0031】

このようにして、クロック検出の結果が2、垂直同期信号検出の結果が3であるときは、85万画素CCD(フレームレート1/20)、クロック検出の結果が2、垂直同期信号検出の結果が2であるときは、65万画素八ニカムCCD(フレームレート1/30)、クロック検出の結果が1、垂直同期信号検出の結果が1であるときは、17万画素CCD(フレームレート1/60)、クロック検出の結果が1、垂直同期信号検出の結果が2であるときは、41万画素又は27万画素CCD(TVインターレースでフレームレート1/30)であることが検出される。

10

【0032】

そして、上記フレームレートが検出されると、図2の非TV用解像度変換回路28では、フレームレート1/20のとき、フレームメモリ28aから同じ画像データを3回読み出し、フレームレート1/30のとき、フレームメモリ28aから同じ画像データを2回読み出し、フレームレート1/60のとき、フレームメモリ28aから画像データを1回読み出し、これらの画像信号を非TV用モニタへ供給する。これによって、各電子スコープ10で設定されているフレームレートを維持した動画性能の良好な被観察体の映像を観察することが可能となる。例えば、図1の新電子スコープ10Aや17万画素CCDを搭載する電子スコープ10が接続された場合は、85万画素CCDを搭載する電子スコープ10が接続された場合よりも動画性能の高い映像が表示される。

20

【0033】

図7には、図1の新電子スコープ10Aで行われる画素数変換が示されており、このスコープ10Aでは、130万画素相当の八ニカムCCD14を搭載するので、このCCD14で得られる画像の有効画素数である1280×960[図7(A)のSXGA-Super XGA]から、プロセッサ側の表示最大画素数の1024×768[図7(B)のXGA]へのダウンコンバートが行われる。即ち、DSP18では、水平ライン $L_1, L_2 \dots$ の水平画素が4/5に間引かれ(かつ隣接画素間で重付け加重平均演算等を行う)、垂直画素についても4/5ラインに間引かれる(かつ隣接上下ラインの加算等を行う)。そして、次段の画像変換回路19では、ラインメモリを用いてフォーマット変換が行われる。即ち、この新電子スコープ10Aでは、65万画八ニカムCCD14を用いるので、表1から分かるように、上記SXGAの画像の水平ラインを高いクロック周波数 $f_1$ (速い速度)でラインメモリに書き込み、このメモリから $f_1$ よりも低いクロック周波数 $f_2$ (遅い速度)で読み出すことにより、XGAの画像を得ることができる。なお、上記ラインメモリはデータの速い書き込みが遅い読出しを追い越さないような画素数に設定されている。

30

【0034】

このようにして形成されたXGAの画像信号は、プロセッサ装置11へ供給されており、このプロセッサ装置11では、非TV用解像度変換回路28にて解像度変換を行うことなく、画像信号はD/A変換器31を介して非TV用モニタへ出力され、この非TV用モニタにプログレッシブ方式で動画像(130万画素を85万画素にダウンコンバートした画像)が表示される。また、画像信号はTV用解像度変換回路35でTV用の解像度変換を行うことにより、D/A変換器37又は39を介してTV用モニタへ出力されることになり、このTV用モニタにはインターレース方式で動画像(130万画素を41万画素にダウンコンバートした画像)が表示される。

40

【0035】

上記実施例では、クロック信号の検出と垂直同期信号の検出の両方で、CCDの画素数(及びTV系CCD)を区別した上でフレームレートを検出するようにしたが、フレームレートのみを検出する場合には、垂直同期信号検出部45による検出のみで十分である。

【0036】

また、このフレームレートの判定は、電子スコープから取得した識別情報によって行うこともできるが、本発明の垂直同期信号に基づいた検出によれば、直接的にフレームレ

50

トを検出することができるという利点がある。即ち、電子スコープには、フレームレートだけでなく、内部の構成や各種処理条件に関する多くの識別情報があり、一つの構成や条件が変わる度に、その識別情報に対応する記録内容を変えなければならず、煩雑となる。

【図面の簡単な説明】

【0037】

【図1】本発明の実施例に係る電子内視鏡装置の構成を示す回路ブロック図である。

【図2】実施例(図1)のフレームレート検出回路及び非TV用解像度変換回路の構成を示す回路ブロック図である。

【図3】実施例のクロック検出部の構成を示す回路図である。

【図4】実施例のクロック検出部での動作を説明するための各クロック信号の波形図である。 10

【図5】実施例の垂直同期信号検出部の構成を示す回路図である。

【図6】実施例の垂直同期信号検出部での動作を説明するための各垂直同期信号の波形図である。

【図7】実施例の新電子スコープでの画素数変換(解像度変換)を示す説明図である。

【図8】従来の電子内視鏡装置においてPC用モニタとTV用モニタの両方へ画像を表示する場合の構成を示す図である。

【符号の説明】

【0038】

10 ... 電子スコープ、 10A ... 新電子スコープ、 20

11 ... プロセッサ装置、 14 ... CCD、

18 ... DSP(解像度変換回路)、

19 ... 画像変換回路(解像度変換回路)、

21 ... タイミングジェネレータ、

22, 41 ... マイコン、

28 ... 非TV用解像度変換回路、


32 ... フレームレート検出回路、

35 ... TV用解像度変換回路、


44 ... クロック検出部、

45 ... 垂直同期信号検出部。 30


【 図 1 】




【 図 2 】




【 図 3 】




【 図 5 】




【 図 4 】




【 図 6 】



【 図 7 】



【 図 8 】



专利名称(译)	电子内视镜装置		
公开(公告)号	<a href="#">JP2005118159A</a>	公开(公告)日	2005-05-12
申请号	JP2003354280	申请日	2003-10-14
[标]申请(专利权)人(译)	富士写真光机株式会社		
申请(专利权)人(译)	富士公司		
[标]发明人	阿部一則 南逸司		
发明人	阿部 一則 南 逸司		
IPC分类号	A61B1/04 H04N5/225		
FI分类号	A61B1/04.370 H04N5/225.F A61B1/04 A61B1/045.610 A61B1/045.613 H04N5/225 H04N5/225.300 H04N5/225.500 H04N5/232.030 H04N5/232.290 H04N5/232.300		
F-TERM分类号	4C061/CC06 4C061/LL02 4C061/NN03 4C061/RR26 4C061/UU08 5C022/AA09 5C022/AC01 5C022/AC69 4C161/CC06 4C161/LL02 4C161/NN03 4C161/RR26 4C161/UU08 5C122/DA03 5C122/DA26 5C122/EA42 5C122/FC01 5C122/FC08 5C122/FC14 5C122/FH02 5C122/FH17 5C122/FK23 5C122/HA42 5C122/HA67 5C122/HB02 5C122/HB09		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

要解决的问题：提供一种方便的电子内窥镜设备，其能够将具有不同帧速率的各种电子内窥镜连接到处理器并显示具有改善的运动图像性能的图像。解决方案：各种电子示波器10所连接的处理器11具有帧速率检测电路32，用于通过比较示波器侧垂直同步信号和处理器侧垂直来检测从电子示波器10输出的图像信号的帧速率。同步信号。例如，如果连接安装有850,000像素CCD的电子内窥镜10，则检测帧速率为1/20;如果安装有1,300,000像素当量蜂窝CCD 14的电子内窥镜10A，则检测1/30的帧速率。然后，非电视分辨率转换电路28在帧速率为1/20时读取相同图像三次，在帧速率为1/30时读取两次，并且在非电视监视器上显示观察对象的图像。帧速率为1/60。Z

